Различия между версиями 1 и 2
Версия 1 от 2022-01-29 17:38:22
Размер: 11120
Редактор: FrBrGeorge
Комментарий:
Версия 2 от 2022-01-30 15:27:30
Размер: 11120
Редактор: FrBrGeorge
Комментарий:
Удаления помечены так. Добавления помечены так.
Строка 8: Строка 8:
 * Время и место проведения: '''вторник''', '''10:00''', дистанционно  * Время и место проведения: '''вторник''', '''10:30''', дистанционно

Архитектура и язык ассемблера RISC-V

  • Аспирантский (так уж вышло) курс кафедры АСВК, вольные слушатели приветствуются

    • Также можно оформить как матспецкурс в бакалавриате
    • Также можно оформить как матспецкурс в магистратуре (TODO: название для магистратуры)

  • Лектор: Георгий Курячий

  • Время и место проведения: вторник, 10:30, дистанционно

    • TODO: ссылка на youtube-канал

    • Первая лекция 8.02.2022

Экзамен

  • Для участия в экзамене необходимо сделать всё ДЗ

Описание

Название
Архитектура и ассемблер процессоров RISC-V
  • Расширенный курс: Особенности архитектуры и программирования RISC-V-процессоров
Title
RISC-V systems architecture and assembler
  • RISC-V processor programming and architecture features
Аннотация
Архитектура процессоров RISC-V — пожалуй, наиболее стройная и понятная из всех актуальных архитектур вычислительных систем. В курсе прослеживается связь между конкретной организацией процессора и общими принципами построения вычислительных систем. Планируется решение задач на языке ассемблера с последующей проверкой в системе EJudge. В учебном процессе используются эмулятор, среда разработки и визуализатор выполнения кода RISVC-V.
Annotation
RISC-V is probably the most coherent ISA among the current popular architectures, so we use it to illustrate basic principles of computational systems. Course practice includes assembly language programming with automatic EJudge checking and involves emulators for practical tasks.
Требования к уровню знаний слушателей
Дискретная математика в объёме первого курса бакалавриата ВМК МГУ.

Материалы

Тема

Дата

Эфир

Запись

Срок сдачи
Д/З

1

Принципы развития архитектур ЭВМ; система команд RISC-V

08.02

2

Регистры и модель памяти; виды адресации

15.02

3

Стек, подпрограммы и конвенции относительно использования регистров

22.02

4

Математический сопроцессор

01.03

4.5

Практика программирования на языке ассемблера в RARS; макрокоманды и многофайловая сборка (практическое занятие)

??.03

5

Кадр вызова функции и системные вызовы

15.03

6

Исключительные ситуации

22.03

7

Ввод/Вывод: поллинг и MMIO

30.03

8

Прерывания

05.04

9

Повышение производительности процессора; конвейер

12.04

10

Увеличение быстродействия с помощью дополнительных устройств; кеш и предсказание перехода

19.04

11

Поддержка многозадачности, многоядерности и виртуализация (обзорная лекция)

26.04

12

Аппаратные платформы на базе RISC-V

17.05

Ссылки

  • книги по архитектуре RISC-V


CategoryLectures

LecturesCMC/ArchitectureAssembler2022 (последним исправлял пользователь FrBrGeorge 2022-07-04 18:50:25)