Архитектура процессоров RISC-V — пожалуй, наиболее стройная и понятная из всех актуальных архитектур вычислительных систем.
Цель данного курса: сформировать у слушателей систематическое представление об архитектуре современных ЭВМ и заложить базис для практического низкоуровневого программирования.
Требования к уровню знаний слушателей: дискретная математика в объёме вводных семестров бакалавриата профильных специальностей.
На примере современной компактной микропроцессорной архитектуры в курсе показана связь между конкретной организацией процессора и общими принципами построения вычислительных систем, даются основы программирования на ассемблере RISC-V, прививаются практические навыки низкоуровневого программирования и грамотного использования архитектурных особенностей современных ЭВМ.
Курс организован в комбинированном формате, сочетающем аудиторное чтение лекций, публикацию лекций и материалов к ним для онлайн-доступа и самостоятельную работу студентов в форме выполнения домашних заданий.
Лекции рассчитаны на трансляцию экрана лекционного компьютера. Базовым визуальным материалом при чтении лекции является соответствующий раздел план-конспекта и справочный материал (демонстрируются в браузере), а также окно инструмента разработки, котором во время лекции формируются, отлаживаются и запускаются примеры учебных программ.
В лекционной части рассматриваются базовые понятия архитектуры ЭВМ на примере спецификации RISC-V. Предоставляются сборник план-конспектов лекций в виде сводного документа, тематический план каждой лекции в виде слайдов, видеозаписи каждой лекции и формулировки домашних заданий к лекциям с комментариями по решению. Использование записей лекций и демонстраций, поддержанные консультациями в Телеграм-канале, позволяет изучать материалы курса в комфортном для слушателя режиме.
Практическая часть состоит в самостоятельном решении небольших задач — программ на языке ассемблера — с последующей их проверкой. Решение задач домашнего задания проводится на языке ассемблера RISC-V, в настоящей момент для проверки используется система EJudge, но при независимой постановке курса могут быть использованы и другие средства контроля знаний.
В учебном процессе используются эмулятор, среда разработки и визуализатор выполнения кода RISC-V RARS. Выбор RARS обусловлен тремя составляющими: компактностью, свободным лицензированием и наличием как визуального режима, так и режима командной строки. Принцип «одного окна» RARS IDE позволяет вести разработку и отладку учебных примеров без переключения визуальных контекстов (что важно при трансляции экрана). RARS написан на языке Java и распространяется под свободной лицензией MIT — его можно неограниченно использовать на домашних и вузовских компьютерах под управлением любой ОС. Помимо визуального IDE, RARS поддерживает режим запуска программ на языке ассемблера из командной строки, что позволяет встраивать его в системы автоматической проверки с полным сохранением синтаксиса исходных программ.
Курс читается автором как спецкурс кафедры АСВК факультета ВМиК МГУ им. М. В. Ломоносова, по ссылке можно посмотреть актуальную информацию о текущем статусе проведения курса и найти обновлённые материалы. В настоящий момент инструментальная составляющая курса включает два эмулятора RISC-V (основной, , и Ripes, для наглядной иллюстрации работы конвейера), а также систему проведения олимпиад EJudge для проверки решений с помощью RARS.